面向硬件原生连通性的纠错方案
在迈向实用化容错量子计算的进程中，量子纠错是核心关键技术。当前超导量子硬件受限于芯片耦合器物理排布，仅支持正方形网格等近邻比特连通，而主流表面码虽适配硬件却存在编码率低、物理比特消耗极大的痛点，难以满足规模化容错计算需求。近年来备受关注的量子低密度奇偶校验码（qLDPC）虽具备高编码率优势，但需长程比特交互，对硬件工艺提出严苛挑战，规模化落地困难重重。
针对这一行业共性难题，隧穿智元与清华大学、中关村实验室合作，基于超导量子硬件天然支持任意双比特门操作的特性，依托已实验验证的 AshN 方案核心优势，创新提出Bunny 量子纠错码体系，从硬件原生连通性拓扑出发，打造适配现有超导平台的高效纠错解决方案。
编码率、纠错性能与硬件适配性
Bunny 码充分利用AshN量子门方案可以同时实现 CNOT、CXSWAP 双比特门的特性，实现比特无额外开销的灵活路由，让非连通比特可高效完成信息交互，从根本上降低对长程耦合器与复杂硬件结构的依赖。该码集兼容延展十字码、方向码等传统方案，更囊括多款高编码率、优纠错性能的创新构型，形成丰富的高性能纠错码矩阵。
Bunny的核心性能优势显著。在周期性边界条件下，稳定子权重不超过 6 时，同等码距下 Bunny 码编码率较环面码（表面码原型）提升 3 倍以上，码距为 6 时提升幅度高达 4.5 倍；电路级模拟验证，[[40,4,5]] 构型 Bunny 码相较 [[18,2,3]] 环面码，逻辑错误率降低约一个数量级。即便在更贴合当前实验条件的开放边界场景中，其编码率与纠错能力仍全面优于传统表面码。
更具突破性的是，Bunny 码框架不局限于方形网格拓扑，可适配所有具备特定平移对称性的硬件设计。既能基于现有硬件快速落地最优纠错方案，也能与长程耦合器技术协同，最大化拓展硬件性能，为各类 qLDPC 码的硬件实现提供全新思路。
降低容错量子计算的硬件门槛
此次 Bunny 码的研发成功，破解了“高编码率与硬件适配性难以兼顾”的行业瓶颈，无需改造现有超导量子芯片工艺，即可实现高效、低耗的量子纠错，大幅降低容错量子计算的硬件门槛，为当前超导量子计算平台的纠错实验提供即插即用的优质方案，更为规模化容错量子计算的产业化落地奠定坚实技术基础。
未来，隧穿智元将持续深化 Bunny 码体系优化，结合硬件迭代与算法创新，加速推进实用化容错量子计算进程，助力量子科技产业高质量发展。